崗位職責：1.負責芯片產品的質量與可靠性測試方案設計、實施及優(yōu)化，包括HTOL、ESD、Latch-up等關鍵測試；負責可靠性測試的執(zhí)行，包括高溫工作壽命（HTOL）測試板的設計評審、測試模式開發(fā)、驗證與調試；2.協調可靠性故障的調試與失效分析，找出故障根本原因并采取糾正措施，以提升器件性能；3.制定并執(zhí)行可靠性實驗，分析結果，輸出可靠性報告，并將其納入可靠性模型，為設計改進和量產決策提供依據；4.針對多種產品場景進行可靠性風險評估，包括但不限于使用條件、新產品特性、性能提升等方面；5.規(guī)劃產品量產階段的持續(xù)可靠性測試（ORT）及老化測試；針對工藝變更的器件，制定資質認證和可靠性測試的實驗設計（DOE）； 6.協同設計、生產、測試團隊，制定芯片質量管控標準與流程； 7.跟蹤行業(yè)標準（如AEC-Q100），推動公司可靠性體系認證； 8.協助在公司內部及與終端客戶發(fā)布資質報告及所有相關文件；9.與TE、RD及其他內部團隊協調合作，共同識別并解決影響資質認證關鍵節(jié)點的可靠性障礙，在產品的各個階段嚴格把控質量，以達到超越客戶的期望。任職要求：1.本科以上學歷，電氣工程，材料科學，物理學等相關專業(yè)；2.具有5年以上在集成電路設計公司從事可靠性相關工作的經驗；3.具備ELFR、HTOL、ESD、Latch-up、precon、UHAST、HAST或THB、TC、HTS等可靠性測試及統(tǒng)計分析的經驗；4.熟悉失效分析技術，包括OBIRCH、InGaAs、SEM、FIB、SAT、3D-xray and curve tracing等；5.精通JEDEC、AEC-Q100等可靠性測試標準，熟練操作IV/CV、Prober、EMMI等設備； 6.掌握失效分析工具（如FIB、SEM、EDX）及數據分析工具（JMP/Minitab）； 7.對硅電路設計和BGA封裝可靠性風險機制有深入理解；8.具備代工廠技術專長，以及針對采用先進5-7 nm工藝和具備多芯片 /2.5D/3D 晶圓級封裝結構的創(chuàng)新產品進行可靠性建模能力者優(yōu)先；9.溝通能力強，具備上進心和團隊合作精神，以及具備技術分析解決的能力。

沐曦集成電路（上海）有限公司，于2020年9月成立于上海，并在北京、南京、成都、杭州、深圳、武漢和長沙等地建立了全資子公司暨研發(fā)中心。沐曦擁有技術完備、設計和產業(yè)化經驗豐富的團隊，核心成員平均擁有近20年高性能GPU產品端到端研發(fā)經驗，曾主導過十多款世界主流高性能GPU產品研發(fā)及量產，包括GPU架構定義、GPU IP設計、GPU SoC設計及GPU系統(tǒng)解決方案的量產交付全流程。沐曦致力于為異構計算提供全棧GPU芯片及解決方案，可廣泛應用于人工智能、智慧城市、數據中心、云計算、自動駕駛、數字孿生、元宇宙等前沿領域，為數字經濟發(fā)展提供強大的算力支撐。